CMOS VLSI and should be done on virtuoso Cadence

$30-250 USD

ปิดแล้ว

โพสต์

มากกว่า 6 ปีที่ผ่านมา

$30-250 USD

ชำระเงินเมื่อส่งงาน

c Integrated Circuit (ASIC) implementation of an N x N array multiplier. The ASIC will be fabricated in AMI 0.5 m CMOS technology available through MOSIS.

CAD/CAM

Circuit Design

Electrical Engineering

Very-large-scale integration (VLSI)

รหัสโปรเจกต์: 15744696

เกี่ยวกับโปรเจกต์

5 ข้อเสนอ

โปรเจกต์ระยะไกล

ใช้งานอยู่ 6 ปีที่ผ่านมา

กำลังมองหาการสร้างรายได้ใช่ไหม?

ที่อยู่อีเมล

ประโยชน์ของการประมูลกับ Freelancer

กำหนดงบประมาณและกรอบเวลาของคุณ

รับเงินจากการงานของคุณ

อธิบายข้อเสนอของคุณในภาพรวม

ลงทะเบียนและเสนอราคาฟรี

5 ฟรีแลนซ์กำลังเสนอราคาโดยเฉลี่ย $555 USD สำหรับงานนี้

@rp502757

A proposal has not yet been provided

$777 USD ใน 3 วัน

0.0

(0 รีวิว)

0.0

@rishabh143

I have been designing such kind of projects since 2015. I have experience on 32nm,45nm,65nm,90nm and 180nm. designed on tanner eda tool and cadence tool. Also hands on ADS software

$222 USD ใน 3 วัน

0.0

(0 รีวิว)

0.0

@ShilpaMehta1987

I can design your multiplier within a week if required on 28 nm technology as I don't have AMI access. Relevant Skills and Experience I have hands on practice on cadence virtuoso 28 nm technology

$222 USD ใน 5 วัน